VHDL

VHDL
Paradigma paralleelne, reageeriv
Väljalaskeaeg 1980
Viimane väljalase IEEE 1076-2019 Muuda Vikiandmetes
Tüüpimine tugev
Mõjutatud keeltest Ada, Pascal
Veebileht IEEE VASG
VHDL-i summaatori lähtekood

VHDL (lühend sõnadest VHSIC Hardware Description Language ehk väga kiirete integraallülituste riistvara kirjeldamise keel) on riistvarakirjelduskeel, mida kasutatakse elektroonilise disaini automatiseerimisel (EDA ehk Electronic Design Automation) selleks, et kirjeldada digitaalseid ja segasignaalide süsteeme, näiteks väliprogrammeeritavaid väravamassiive (FPGA) ja integraallülitusi.


From Wikipedia, the free encyclopedia · View on Wikipedia

Developed by Tubidy