RISC

RISC (anglicky Reduced Instruction Set Computer, výslovnost risk) označuje v informatice jednu z architektur mikroprocesorů. RISC označuje procesory s redukovanou instrukční sadou, jejichž návrh je zaměřen na jednoduchou, vysoce optimalizovanou sadu strojových instrukcí, která je v protikladu s množstvím specializovaných instrukcí ostatních architektur^[1]. Přesná definice označení RISC není jasná, avšak často se používá popisnější název architektura load-store, který lépe vyjadřuje fakt, že celkový počet instrukcí RISC procesoru může být paradoxně vyšší, než u jiných architektur.^[zdroj?] Mezi zástupce RISC procesorů patří ARM, MIPS, AMD Am29000, ARC, Atmel AVR, PA-RISC, IBM POWER (včetně PowerPC), SuperH, SPARC, DEC Alpha.

Protichůdnou architekturou jsou CISC procesory (anglicky Complex Instruction Set Computers, s komplexní instrukční sadou). Další alternativou jsou VLIW (Very Long Instruction Word) a EPIC (Explicitly parallel instruction computing) procesory. VLIW a EPIC procesory vznikly vývojem z procesorů typu RISC. Architektury podobné VLIW-5 a VLIW-4 (s pěti a následně čtyřma operacemi prováděnými zároveň) se používaly se například ve starších GPU firmy AMD. Firma AMD však později znovu začala používat architekturu typu VLIW-2 (se dvěma operacemi prováděnými zároveň) počínaje GPU architekturou RDNA-3.^[2] Určité možnosti využití VLIW instrukcí je možno vidět u nové architektury RISC-V.^[3] Architekturu EPIC používají například procesory Itanium a Itanium 2.