Gate-Array

Dieser Artikel oder Abschnitt bedarf einer grundsätzlichen Überarbeitung:

Wie sind Gate-Arrays aufgebaut? Welche Typen gibt es? --Cepheiden (Diskussion) 23:45, 26. Nov. 2019 (CET)

Bitte hilf mit, ihn zu verbessern, und entferne anschließend diese Markierung.

Gate-Arrays (engl., dt. etwa „(Logik-)Gatterfeld“) sind anwendungsspezifische integrierte Schaltungen (ASIC) bestehend aus vorkonfektionierten Logikschaltungen, die bei der Endfertigung kundenspezifisch verknüpft werden.^[1] Gate-Arrays werden alternativ auch als Master Slice Array, Logic Array, Universal Logic Array oder Uncommitted Logic Array (ULA) bezeichnet, siehe Artikel.

Die Grundstruktur ist eine zeilenförmige Anordnung aus NOR- oder NAND-Logikgattern (Master-Slice-Anordnung genannt).^[2][3][4] Die Herstellung dieser Matrix erfolgt zunächst kundenunabhängig, dabei ist die Lage der Logikgatter, I/O-Leitungen usw. standardisiert. Die kundenspezifischen Anpassungen beschränken sich damit auf die interne Verdrahtung der Logikschaltungen, die ebenfalls beim Hersteller auf Grundlage des von Kunden gelieferten Entwurfs erfolgt. Aber nicht alle Gate-Arrays sind logische Schaltungen, denn Gate Arrays können auch andere Schaltungen enthalten wie beispielsweise Trennverstärker, Stromquellen oder Transistorarrays.^[5]

In der modernen Halbleitertechnik sind die Vorbereitungskosten für die Produktion von Gate-Arrays relativ hoch, die reinen Produktionskosten hingegen gering. Gate-Arrays sind für die Kleinserienproduktion interessant und können mehrere Millionen Logikschaltungen umfassen. Sie werden daher als sehr stark standardisierte Form von ASIC gesehen und ordnen sich zwischen teilweise kundenspezifischen Schaltungen aus Standard-Schaltkreiszellen und durch den Anwender bzw. Kunden programmierbare logische Schaltungen (PLDs) bzw. programmierbare logische Anordnungen (PALs) ein.^[6]

Gate-Arrays sind nicht zu verwechseln mit Field Programmable Gate Arrays (FPGA), die der „Gate-Array“-Technik inzwischen einen großen Teil des Marktes für anwendungsspezifische integrierte Schaltungen (IC) abgenommen haben. Sie nutzen zwar ebenfalls eine programmierbare Matrix-Anordnung, die Programmierung erfolgt aber im Gegensatz zu Gate-Arrays durch den Anwender. Ihr Fertigungsansatz ist daher ein anderer und sie sind in Konkurrenz mit komplexen programmierbaren logischen Schaltungen wie Generic Array Logic (GAL) und vor allem Complex Programmable Logic Device (CPLD) einzuordnen.

Ein per Maskenprogrammierung hergestellter Halbleiter-Festwertspeicher (engl. read-only memory, ROM) nutzt den gleichen Fertigungsansatz für Speicherschaltkreise.

1. ↑ Kap.9 Lexikon der ASIC. In: A. Auer: Programmierbare Logik-IC, Eigenschaften, Anwendung, Programmierung. Hüthig Buch Verlag, Heidelberg 1990, S. 191.
2. ↑ Ming-Bo Lin: Introduction to VLSI Systems: A Logic, Circuit, and System Perspective. CRC Press, 2011, ISBN 978-1-4398-6859-1, S. 654. 
3. ↑ Eugene D. Fabricius: Modern Digital Design and Switching Theory. CRC Press, 2017, ISBN 978-1-351-43054-8, Chapter 9: Application-Specific Integrated Circuits. 
4. ↑ Referenzfehler: Ungültiges <ref>-Tag; kein Text angegeben für Einzelnachweis mit dem Namen Hurst.
5. ↑ Manfred Seifart: Digitale Schaltungen. 2. Aufl. VEB Verlag Technik Berlin, Berlin 1986, ISBN 3-341-00148-4, Kap. Semikundenschaltungen, Gate Arrays, S. 29–31.
6. ↑ Christian Ellwein: Programmierbare Logik mit GAL und CPLD: Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie. Oldenbourg Industrieverlag, 1999, ISBN 978-3-486-24610-0, S. 1.