L'Architettura superscalare Pentium prevede due code di pipeline per gli interi chiamate coda U e coda V che possono eseguire le operazioni in parallelo. Le due code non sono perfettamente simmetriche. Ogni coda ha un throughput di un'operazione semplice per ogni colpo di clock. Le istruzioni semplici sono quelle che non richiedono microcodice per la loro esecuzione.