RISC-V

RISC-Vのロゴ
RISC-V
開発者 カリフォルニア大学バークレー校
ビット数 32, 64, 128
発表 2015年 (2015)[1]
バージョン 2.2
デザイン RISC
タイプ Load-store
エンコード Variable
ブランチ Compare-and-branch
エンディアン Little
拡張 M, A, F, D, Q, C, P
オープン Yes
レジスタ
汎用 16, 32 (ゼロ・レジスタを1つ含む)
浮動小数点 32 (オプション)
2013年1月に製造されたRISC-Vプロセッサのプロトタイプ

RISC-V(リスク ファイブ)はカリフォルニア大学バークレー校で開発されオープンソースで提供されている命令セットアーキテクチャ: instruction set architecture、ISA)である[2]

本稿ではISAであるRISC-Vの実装(RISC-Vコア)およびエコシステム(対応OS、開発ツール)を含めて解説する。

  1. ^ 引用エラー: 無効な <ref> タグです。「history」という名前の注釈に対するテキストが指定されていません
  2. ^ "RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International. About RISC-V. 2023-06-17閲覧.

From Wikipedia, the free encyclopedia · View on Wikipedia

Developed by Tubidy