Back ARM Cortex-A55 Azerbaijani ARM Cortex-A55 Catalan ARM Cortex-A55 English ARM Cortex-A55 French ARM Cortex-A55 Hungarian
 | 此條目需要精通或熟悉相关主题的编者参与及协助编辑。 |
| 產品化 | 2017 |
|---|---|
| 設計團隊 | 安謀控股 |
| 字長/暫存器資料寬度 | 32-bit, 64-bit |
| 指令集架構 | ARMv8.2-A |
| 核心数量 | 1~8核心為一個集群, 可多個集群 |
| 一級快取 | 32–128 KB (16–64 KB I-cache with parity, 16–64 KB D-cache) per core |
| 二級快取 | 64–256 KB |
| 三級快取 | 512 KB – 4 MB |
| CPU主频范围 | 1.22 GHz[1] 至 2.74 GHz[1] |
| 應用平台 | Mobile |
| 上代產品 | ARM Cortex-A53 |
| 繼任產品 | ARM Cortex-A510 |
ARM Cortex-A55是一個基於ARMv8.2-A64位指令集架構設計的中央處理器以及ARM內核。由安謀控股旗下劍橋設計中心的劍橋團隊設計。ARM Cortex-A55擁有兩條超純量顺序执行解碼流水線[2]。
- ^ 1.0 1.1 Mike Demler. SC9863 Is First Cortex-A55 Octa-Core (报告). The Linley Group. July 3, 2018 [February 16, 2022]. （原始内容存档于2022-02-16）.
- ^ Cortex-A55. Cortex-A55. ARM Holdings. [10 July 2017]. （原始内容存档于2017-08-19）.