Back OpenRISC Catalan OpenRISC German OpenRISC English OpenRISC Spanish OpenRISC Finnish OpenRISC Hungarian OpenRISC Italian OpenRISC Japanese OpenRISC Russian OpenRISC Serbian
OpenRISC est le projet phare originel de la communauté OpenCores (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs[1].
Une équipe d'OpenCores en a fourni la première implémentation, l'OpenRISC 1200 (en), écrite en langage de description de matériel Verilog. Le design hardware a été publié sous la Licence publique générale limitée GNU, alors que les modèles et le firmware a été publié sous Licence publique générale GNU. Une implémentation de référence sur SoC, basée sur l'OpenRISC 1200 a été développée, connue sous le nom de ORPSoC (the OpenRISC Reference Platform System-on-Chip). Un certain nombre de groupes a réussi à faire une démonstration de l'ORPSoC et d'autres conceptions basées sur le OR1200 sur FPGA[2],[3].
- Damjan Lampret et al., "OpenRISC 1000 Architecture Manual", Rev 1.3, 15 Nov 2007. Disponibles sur le site OpenCore (requiert un enregistrement gratuit) [1]
- Patrick Pelgrims, Tom Tierens et Dries Driessens, "Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s", De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004. Disponible en ligne [2]
- Xiang Li et Lin Zuo, "Open source embedded platform based on OpenRISC and DE2-70", dissertation de Master, programme SoC , KTH, Suède. Disponible en ligne [3]