Back OpenRISC Catalan OpenRISC German OpenRISC English OpenRISC Spanish OpenRISC Finnish OpenRISC French OpenRISC Hungarian OpenRISC Italian OpenRISC Japanese OpenRISC Russian
 | Овај чланак можда захтева чишћење и/или прерађивање како би се задовољили стандарди квалитета Википедије. Проблем: форматирање, .... |
| Дизајнер | Оригинално Дамјан Лампрет, сада OpenRISC заједница[1] (Stafford Horne etc.) |
|---|---|
| Битови | 32-bit, 64-bit |
| Уведен | 2000. |
| Version | 1.3[2] |
| Дизајн | RISC |
| Encoding | Подешен |
| Ендиан | Big endian. Little endian |
| Page size | 8 KiB |
| Extensions | ORFPX32/64,[3] ORVDX64[4] |
| Open | Да (LGPL / GPL), од сада без ауторског хонорара |
| Регистри | |
| Општа намена | 16 or 32 |
| Floating point | Optional |
OpenRISC је пројекат за развој низа централних процесорских јединица заснованих на хардверу отвореног кода на успостављеним принципима рачунара са смањеним скупом инструкција ( eng. RISC). Укључује архитектуру скупа инструкција која користи лиценцу отвореног кода ("open-source" лиценца). То је оригинални водећи пројекат заједнице OpenCores .
Први (и од 2019 једини) архитектонски опис је за OpenRISC 1000 ("OR1k"), који описује породицу 32-битних и 64-битних процесора са опционалном подршком за аритметику са покретним зарезом и подршком за векторску обраду. [5] Имплементацију ове спецификације дизајнирао је Дамјан Лампрет 2000. године, написану на језику за опис хардвера Верилог.
Каснију mor1kx имплементацију,[6] која има неке предности у поређењу са OR 1200,[7] дизајнирао је Јулиус Бактер, а такође је написана у Верилогу.
Поред тога постоје софтверски симулатори,[8] који примењују OR1k спецификацију.
Дизајн хардвера објављен је под GNU Lesser General Public License (LGPL), односно Open Hardware Design License (OHDL) лиценцом, док су модели и фирмвер објављени под ГНУ-овом општом јавном лиценцом.
Развијен је референтни систем на чипу (енг. system on a chip SoC) имплементиран на основу OpenRISC 1200, назван OpenRISC Reference Platform System-on-Chip (ORPSoC). Неколико група је демонстрирало ORPSoC и друге дизајне засноване на OR1200-у који раде на FPGA-овима, [9][10] а произведено је неколико комерцијалних деривата.
Каснији SoC дизајни, такође засновани на имплементацији процесора OpenRisc 1000 CPU, су FuseSoC, minSoC, OpTiMSoC and MiSoC. [11]
- ^ OpenRISC Community
- ^ „Published versions”. Приступљено 2021-03-28.
- ^ „Floating point extensions operating on 32-bit/64-bit”. Приступљено 2021-03-28.
- ^ „Vector/DSP extensions (SIMD) operating on 8-, 16-, 32- and 64-bit data”. Приступљено 2021-03-28.
- ^ „Објављене верзије”. OpenRisc.io. Приступљено 2021-04-17.
- ^ mor1kx
- ^ „Vector/DSP extensions (SIMD) operating on 8-, 16-, 32- and 64-bit data.”. OpenRisc.io. Приступљено 2021-04-17.
- ^ „System Simulators”. OpenRisc.io. Приступљено 2021-04-17.
- ^ Pelgrims, Patrick; Tierens, Tom; Driessens, Dries (2004). „Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGAs” (PDF). De Nayer Instituut. Архивирано из оригинала (PDF) 2006-11-27. г. Приступљено 2009-03-03.
- ^ Li, Xiang. Open source embedded platform based on OpenRISC and DE2-70 (Теза). (KTH), Sweden.
- ^ „OpenRisc.io”. Приступљено 2021-04-17.