RISC-V

RISC-V

Diseinatzailea	University of California, Berkeley
Bit kopurua	32, 64, 128
Aurkeztua	2010; 14 years ago (2010)
Bertsioa	ez-pribiligeatua ISA 20191213,[1] pribilegiatua ISA 20211203[2]
Diseinua	RISC
Mota	Load-store
Kodeketa	Aldakorra
Adarkatzea	Compare-and-branch
Endiantasuna	Txikia[1]or9)[a]
Horri tamaina	4 KiB
Luzapenak	M: Multiplication A: Atomics – LR/SC & fetch-and-op F: Floating point (32-bit) D: FP Double (64-bit) Q: FP Quad (128-bit) Zicsr: Control and status register support Zifencei: Load/store fence C: Compressed instructions(16-bit) J: Interpreted or JIT compiled languages support
Irekia	Bai
Erregistroak
Erabilera generikoko erregistroak	16 32 (Includes one always-zero register)
Koma-higikorra	32 (Aukerakoa. Zabalera, erabilgarri dauden luzapenen araberakoa da)

RISC-V (risc-five^[1] ahoskatua, Kaliforniako Unibertsitatean (Berkeley, 1981) garatu ziren RISC arkitekturan oinarritutako 5.belaunaldien kopuruari dagokio. Estandar irekien agindu-multzo arkitektura da (ISA ingelesez), RISCn ezarritako printzipioetan oinarritua.^[3] Beste diseinu gehienetan ez bezala, RISC-V kode irekiko lizentzien bidez ematen da, erabiltzeko tasarik behar ez dutenak. Zenbait konpainia RISC-V-en oinarritutako hardwarea eskaintzen dute edo iragartzen ari dira, RISC-V euskarria duten kode irekiko sistema eragileak sortu dira, eta agindu-multzoa hainbat software famatu eta tresna-katetan euskarria du.

RISCren arkitektura gisa, RISC-V-ren ISA kargatze-/biltegiratze-arkitektura da. Honen koma-higikariaren implementazioa IEEE-ren 754 erabiltzen du. ISA honen ezaugarri azpimarragarrien artean, aginduetarako bit eremu kokalekuak, PUZ batean multiplexadoreen erabilera sinplifikatzeko aukeratuak, arkitektura aldetik neutroa den diseinua, eta berehalako balioen bit garrantzitsuenak leku finkoetan kokatzea zeinu-luzapenak azkartzeko.

Erabilera-sorta zabal baterako diseinatuta dago agindu-multzoa. Oinarrizko agindu-multzoak berez 32 biteko agindu-luzera finkoa du, eta luzera aldakorreko luzapenak onartzen ditu ISAk, non agindu bakoitza 16 biteko edozein pakete luzera izan baitaiteke. Azpimultzoek sistema txertatu txikiak, ordenagailu pertsonalak, bektore-prozesadoreak dituzten superkonputagailuak eta 19 hazbeteko eskalan muntatutako ekipo paraleloak onartzen dituzte.

Agindu-multzoaren zehaztapenak 32 eta 64 biteko helbideen aldaera espazialak definitzen ditu. Zehaztapenean, 128 biteko helbide-espazio lau baten deskribapena jasotzen da, 32 eta 64 biteko aldagaien estrapolazioa bezala, baina 128 biteko ISA "ez izoztuta" nahita mantentzen da, oraindik esperientzia praktiko gutxi baitago hain memoria-sistema handiekin.

Proiektua 2010ean hasi zen Kaliforniako Unibertsitatean (Berkeley), baina orain gaur egungo kolaboratzaile asko unibertsitatera afiliatu gabeko boluntarioak dira. Beste diseinu akademiko batzuk ez bezala, erakusketarako soilik optimizatu ohi direla, RISC-V-ren diseinatzaileek agindu-multzoa konputagailu praktikoetarako erabilgarria izatea nahi zuten. 2019ko ekainetik aurrera, ISA-ren erabiltzaile-espazioaren 2.2 bertsioa eta ISA pribilegiatuaren 1.11 bertsioa "izoztuta" bezala utzi dira, softwarea eta hardwarea garatzea ahalbidetuz. ISA-ren erabiltzaile-espazioaren, orain ISA ez-pribilegiatua bezala ezaguna, 20191213 bertsio gisa eguneratu, berretsi eta izoztu zen. Kanpoko arazketa-zehaztapen bat zirriborro gisa erabil daiteke, 0.13.2 bertsioan.

1. ↑ ^{a b c} (Ingelesez) Waterman, Asanovi, Andrew, Krste. (2019). The RISC-V Instruction Set Manual. , 238 or..
2. ↑ Aipuaren errorea: Konpondu beharreko erreferentzia kodea dago orri honetan: ez da testurik eman priv-isa izeneko erreferentziarako
3. ↑ Urquhart, Roddy. (29 March 2021). «What Does RISC-V Stand For? A brief history of the open ISA» Systems & Design: Opinion (Semiconductor Engineering).

Aipuaren errorea: <ref> tags exist for a group named "lower-alpha", but no corresponding <references group="lower-alpha"/> tag was found