Back فيريلوج (برمجة) Arabic Verilog Catalan Verilog Czech Verilog German Verilog English Verilog Spanish وریلاگ Persian Verilog French Verilog HE Verilog Hungarian
Verilog, standardiseeritult IEEE 1364, on riistvarakirjelduskeel (HDL), mida kasutatakse elektriliste süsteemide modelleerimiseks. Verilogi kasutatakse kõige enam üldisel registrilisel tasemel digitaalsete skeemide kavandamisel ja ülevaatusel. Lisaks kasutatakse seda ka analoog- ja digitaalsignaalide skeemide koostamisel.