Back فيريلوج (برمجة) Arabic Verilog Catalan Verilog Czech Verilog German Verilog English Verilog Spanish Verilog Estonian وریلاگ Persian Verilog HE Verilog Hungarian

Verilog

Page d’aide sur l’homonymie

Ne pas confondre avec son concurrent VHDL.

Verilog, de son nom complet Verilog HDL est un langage de description matériel de circuits logiques en électronique, utilisé pour la conception d'ASICs (application-specific integrated circuits, circuits spécialisés) et de FPGAs (field-programmable gate array).

Le sigle anglais HDL -Hardware Description Language- signifie Langage de Description du Matériel. « Verilog HDL » ne doit pas être abrégé en VHDL, ce sigle étant utilisé pour le langage concurrent VHSIC Hardware Description Language.

From Wikipedia, the free encyclopedia · View on Wikipedia

Developed by Tubidy